《LOCOS与STI》你真的知道吗？
我们的CMOS制程就是做出NMOS和PMOS，再复杂的电路对我们FAB来讲也就是NMOS PMOS，那我们总不希望这两个MOS之间互相漏电吧，所以MOSFET之间的隔离技术应运而生。以前我给学员们讲课总是会直观的说，我们的MOS为有源器件(因为需要有两个电压才可以工作,一个叫工作电压一个叫控制电压)，那有源器件所在的区域就叫做有源区(Active Area)，那非有源区的地方自然就是隔离区了(Isolation)，如果你对隔离技术仅仅停留在STI和LOCOS的认知上，那你就out了，这里面曲折历史和技术要点就是我们今天的讨论专题。
其实在CMOS制程发明以前，50年代以前几乎都还是BJT的时代，那时候的BJT有NPN/PNP还分Vertical和lateral之分，所以比现在CMOS复杂多了，但是BJT时代的Bipolar之间的隔离用的是PN结隔离(Junction Isolation)，但是一直遇到的问题是PN结表面由于硅的损伤导致隔离没有底部好，直至1958年，贝尔实验室那几个牛人发现在PN结表面长一层SiO2会让表面的PN结漏电降低而隔离效果更好，所以才开始有了场氧隔离，英文为LOCOS (LOCal Oxidation of Silicon: 局部氧化隔离)，所以后期的BJT以及CMOS制程都开始用LOCOS作为器件之间的隔离技术，并且一直沿用了几十年直至1995年0.25um制程出来无法突破才改用了STI。
在讲Process之前，先给大家讲一个概念，寄生场效应晶体管(Field Transistor)。假设当两个晶体管之间用场氧隔离了，后面肯定要用互连线将这两个器件连起来，而这个连线一定要跨过他们两个之间的场区，所以可以想想这里寄生了一个类似MOS的晶体管，只是它的gate是导线，而栅氧就是场氧，源漏区则是两个晶体管各贡献一个。当这个导线有压降的时候，是不是底部寄生沟道容易开启而达不到隔离效果？所以这个场氧化层厚度以及衬底浓度决定了它的隔离效果是不是够好？这就是为什么我们的WAT有个参数在Monitor Poly gate的寄生场效应晶体管以及Metal Gate的寄生场管的开启。
下面开始分别介绍LOCOS和STI，这个理论深的很啊，每次培训我都要介绍很久。
首先介绍下LOCOS，如果大家现在翻看你们的0.35um以上的Low-end的制程flow，你会看到他还是在用LOCOS隔离技术来做场区(Field)，几乎flow都是千篇一律PAD OX->PAD SiN->Active Photo->ETCH->LOCOS->SiN remove。而这个LOCOS主要的问题是什么呢？对，鸟嘴(Bird's Beak)！因为氧气或水汽除了向下，还能侧向钻到SiN底下与Si反应生成SiO2，而这个侧向的反应速度与SiN的应力有关系，按照Wolf的半导体圣经里的理论，这个可以通过PAD SiN和PAD OX的厚度比例来降低这个应力，减小鸟嘴，通常厚度比应该是7:1~10:1之间。所以一般1500A的SiN需要配150~200A的PAD OX。
一般的切片分析就可以看出鸟嘴的长度大约0.1~0.15um/side，所以平白无故就占掉了我有源区0.1um/side的区域，所以很多设计需要考虑这个浪费的区域，所以一般都有逻辑运算 (AA 0.1um/side)来抵消design on mask与Design on wafer之间的gap，也叫process bias。这就是为什么LOCOS没法做到节省空间的主要原因。后来很多前辈做了无数的study来尝试降低鸟嘴长度，比较经典的做法有Poly buffered LOCOS和Recess LOCOS。
1) Poly-Buffered LOCOS: 就是在PAD SiN与OX之间增加一层薄薄的Poly来进一步缓冲应力，减小氧气或水汽的横向扩散。不过这种只是发表在1988年的IEEE上，永远成为摆设业界一直没有人采用。
2) Recess LOCOS: 这个具体分为Fully recess和Semirecess/Partial recess，其实就是Active Etch的时候一直往下吃Silicon，然后再去长Field Oxide，这样长出来的FOX就几乎和表面齐平了，其实鸟嘴还是不变，只是表面的topography平坦了。后来发展出了Semi-LOCOS，它在Active Etch的时候吃Si一部分，然后再在SiN上长一层薄SiO2，再Depo一层薄SiN，再Blacket吃这层薄的SiN，在侧壁形成薄的SiN spacer，然后长LOCOS的时候这层侧壁的SiN spacer就可以抑制鸟嘴了。但是这种工艺带来的好处根本不能抵消复杂的制程费用，而且GOI很容易fail，所以后来几乎也没人用了。
另外LOCOS还有一些业界耳熟能详的问题，分别做简单介绍。
1) Kooi Effect，俗称白带效应(White Ribben Effect)，Kooi这个人发现我们的LOCOS长完之后用H3PO4 remove SiN之后会在鸟嘴的边缘沿着鸟嘴有一条白边，后来证明这是SiN。那这层SiN怎么产生的呢？为啥跑到PAD OX下面去了(所以H3PO4去不掉)？
Kooi的解释是，LOCOS氧化过程中的H2O与SiN反应生成了NH3，而这个NH3在高温下穿透了PAD OX，进入到衬底的Si表面与硅反应生成了SiN。那为啥容易在FOX两边的edge呢？因为这里的应力大，比较容易穿透过去。而这层SiN最后还是把它去除掉的，否则会导致GOI fail的，所以你们的flow里面有一个叫做牺牲氧化层(Sacrificial OXide)，就是为了去除这个Kooi effect的。
2) LOCOS的第二个问题是“吸硼排磷”，我们知道硼和磷在SiO2的分凝系数/固溶度不一样，所以在长LOCOS过程中由于硼的固溶度大，所以衬底的Boron被吸到LOCOS中导致衬底的Boron浓度降低，但是磷在LOCOS中的固溶度比硅里面小，所以磷/Phos会堆积在衬底表面。而我们知道LOCOS的作用是隔离，如果衬底boron浓度降低，则寄生场管容易开启，所以隔离效果减弱，所以flow里面有一道叫做Field implant一定是注入Boron。有的书上叫做Ch
annel stop implant，顾名思义就是stop寄生沟道。
LOCOS讲完了，该讲讲STI了，由于制程到了0.25um，人们再也无法忍受LOCOS的缺点了，第一个是因为鸟嘴浪费空间，第二个是因为表面的topography高度差太大，ILD必须很厚，所以contact无法做小，于是诞生了STI，并一直沿用至今。
STI的全称是浅沟槽隔离(Shallow Trench Isolation)，创意来源于Fully Recess LOCOS，把坑挖好但是不是去长Field Oxide，我填充Field OXide进去就可以了，简单流程如下：
这里面的制程要点主要是Silicon Etch，必须要剖面要倾斜，并且上下角要圆弧，否则电场集中则容易击穿，另外这个Liner oxide主要是为了修复侧面蚀刻损伤，而且兼顾上角corner rounding，还有就是STI CMP容易有dishing，STI越大则dishing越严重，所以一般需要有dummy pattern。这里针对coner rounding以及STI露头重点描述：
1) Corner Rouding: 为啥要rounding？一是为了电场不要集中，二是为了抑制Corner GOX Thinning。当然为了corner rounding，通常的做法是liner oxide，但是到0.13以下还不够，那就必须要在lining oxide前加SiN pull back了。(更有甚者，为了抵消应力，会有Lining SiN，因为HDP OX应力太大，但是幸好SiN和OX的应力方向相反，所以可以Lining SiN抵消)
2) STI divot：这里我只讲器件的影响部分，主要是有个Kink Effect或者叫double hump，或者叫Early conduction。由于STI corner处的Oxide应力较大，所以在HF蚀刻过程中吃的比较快，所以很容易凹下去形成divot，而这里的Poly depo时候也容易凹下去，所以Gate电场在这里会发生变化，导致此处的局部沟道提前导通。
至此，我也讲了绝大部分的LOCOS和STI的精髓了，大家如果想深入研究可以继续google学习或阅读Wolf的圣经。
最后讲一下LOCOS和STI在器件特性上的不同之处，我们知道窄沟器件(W很小)的时候，Vt随着沟道宽度变化也会发生变化，但是LOCOS和STI的窄沟变化趋势是完全相反的。ox
1) LOCOS，因为鸟嘴伸入到channel区域，所以两边的有效GOX是偏厚的，所以沟道宽度越窄，则Vt越大。所以叫做窄沟效应(NWE：Narrow Width Effect)
2) STI: 因为STI edge有divot，而在divot边缘的Si上长的GOX会比channel区域的GOX薄(GOX thinning effect)，所以与LOCOS正好相反，所以沟道宽度越窄，反而Vt越小。 所以叫做反窄沟效应(INWE: Inverse Narrow Width Effect)。