cadence 画 PCB 板傻瓜教程（转帖）
复制于某网站,谢谢。拿出来分享吧,希望对初学者能有帮助,可以很快了解 Cadence 的使用， 谢谢共享者。
一．原理图
1.建立工程
与其他绘图软件一样，OrCAD 以 Project 来管理各种设计文件。点击开始菜单， 然后依次是所有程序—打开 cadence 软件—》一般选用 Design Entry CIS，点击 Ok 进入 Capture CIS。接下来是 File--New--Project，在弹出的对话框中填入工程名、路径等等，点击 Ok 进入设计界面。
2.绘制原理图
新建工程后打开的是默认的原理图文件 SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和 Protel 类似。点击上侧工具栏的Project manager（文件夹
树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1） 修改原理图纸张大小：
双击 SCHEMATIC1 文件夹，右键点击 PAGE1，选择
Schematic1 Page Properties，在 Page Size 中可以选择单位、大小等； 2） 添加原理图库：
File--New--Library，可以看到在 Library 文件夹中多了一个 library1.olb 的原理图库文件，右键单击该文件，选择 Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过， 没法对齐，连不上线！）
3）添加新元件：
常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好
的元件。右键单击刚才新建的 olb 库文件，选 New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片 Datasheet 中的引脚描述表格中直接拷贝、粘贴即可（pdf 格式的 Datasheet 按住 Alt 键可以按列选择），可以批量添加管脚，方便快捷。
4）生成网络表（Net List）：
在画板 PCB 的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查 缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn 文件，然后选 Tools--Annotate，在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。进行 DRC 检测也是在生成网络表之前的一项重

要工作，可以避免出现一些不必要的设计错误。DRC 之后可以尝试去生成网络表了，还是在工程管理界面下，选 Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通 Windows--Session Log 查
看出错的原因，（第一次用 cadence 画板子，免不了会出很多错误，通过查阅报表的错误原因，做好记录，是学好该软件的捷径）比如说有元器件忘了添加封装等。
5）更新元件到原理图：
当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有 100 个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache 文件夹，选中刚才修改的元件，右键单击选择 Update Cache，一路 yes 下去即可将原理图中该元件全部更新。
注意：在生成网表的时候，经常报错一定要注意，在自己画的原理图库或者是封装库的时候，一定要有系统的存放，按照一定的规则命名，在添加的时候， 原件要把自己所画的封装库的路径添加上，要不然，是不能正确生成网表的。同时，这样方便以后工程的调用
6）一些细节：
画原理图时的放大和缩小分别是按键“i”（Zoom In）和“o”（Zoom Out）和Protel 有所区别；在创建元件封装的时候，除了 GND 可以同名以外，不能有其他同名的管脚，否者报错，不
过貌似报错也没有影响，因为打开 OrCAD 自带的元件库时（比如 Xilinx 的 FPGA），也有除 GND 外的同名管脚；添加网络标号的快捷键是“n”，不过在 OrCAD 中网络标号无法复制，记得 Protel 中是可以通过复制已有的网络标号来添加新的网络标号的。
二 ．PCB                  1．建立电路板，设定好相关参数
首先是打开 PCB 编辑器——开始--所有程序-- Allegro SPB 15.5-- PCB Editor，在弹出的对话框中选择
Allegro PCB Design 610（PCB Design Expert），然后点击 Ok 进入 PCB 编辑器。接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数，用向导比较方便。
点击 File 菜单，选择 New，在弹出的对话框中的 Drawing Type 选择Board（wizard），然后确定文件名，存盘路径等，最后点 Ok 进入向导。在Import Data 这一步可以一路 Next 下去，用默认的参数就行。到了Parameters，首先可以选择画板时使用的单位
（Select the units for board drawing），即用的是 mil、mm 或是其他，这个根据个人习惯了，
一般选 mil；接下来是选择图纸大小（Drawing size，注意不是板子的大小）；第三项是选择图纸的坐标原点（是在左下角还是在中心， 之后可以更改），可以选择中心作为坐标原点，这个根据需求而定。设置完后 点击 Next，接着设置其他 Parameters。设置格点大小（Grid spacing）为

10mil，设置走线层数（Etch layer count）为 2（2 层板），然后又是一路Next，直到 Custom Data 的 Spacing Constraints（距离参数限制）。在这里设置最小线宽（Minimum Line width）、最小线间距
editor版本（Minimum Line to Line spacing）、走线到焊盘的最小间距
（Minimum Line to Pad spacing）和焊盘的最小间距
（Minimum Pad to Pad spacing）均为 8.00mil，Default via padstack 选择via，之后点击 Next。此时选择 PCB 的外形为 Rectangular board（矩形），点击 Next 进入矩形 PCB 的参数设置界面，主要设置的是板子的宽（Width）和高
（Height）以及一些限制区域，包括布线允许区域与板子边框的距离和允许摆放元件区域与板子边框的距离（可以分别设置为 50 和 100mil），设置完成后Next，最后点 Finish，这一步大功告成。
2．导入网络表
接上一个步骤，将网络表导入到刚建好的 PCB 中。在此之前还有一个很重要的工作要做，就是指定 PCB 封装的路径。记得在画原理图时仅仅只是在元件属性中填了元件的封装名，还没告诉 Allegro 元件的 PCB 封装在何处，不指定封装路径的话，导入网络表的时候将会出错。点击 Setup--User Preferences，在弹出对话框中的 Categories 中选中 Design_paths，分别为 padpath 和 psmpath 指定路径，即将 PCB 元件封装路径添加到 padpath 和 psmpath 中，以告知Allegro 从你指定的路径寻封装。（可能不同的版本，添加的时候会不一样， 但是归根到底，就是要要把 padpath 和 psmpath 这两个路径添加好封装库） Allegro 的一个 PCB 元件封装会包含几个文件（有些是网络表必须的，有些不是），而不像 Protel 那样一个 PCB 元件库文件可以包含许多的元件封装。如何获得元件的 PCB 封装呢，老办法，自己做或是直接用别人做好的。有牛人为Allegro 专门做了一个 PCB 封装生成器——
FPM（Footprint Maker，目前版本是 0.0.8.0），或者 LP-Viewer，后者我实践过，发现几乎涉及所要用到的封装都能到，可以生成绝大数常用的 PCB 封装，十分好用（真是造福道上兄弟们的壮举）。用 FPM 选好你需要的封装，Make 一下，封装就自动做好了，之后还会自动将做好的封装用 Allegro 打开，便于检查生成的封装对不对。