计算机组成原理知识点整理
⼀、概念
1.CMDR：控存数据寄存器，存放从控存读出的微指令
2.CMAR：控存地址寄存器，⽤于存放微指令的地址，当采⽤增量计数器法形成后续微指令地址时，CMAR有计数功能
3.系统并⾏性：并⾏包括同时性和并发性两个⽅⾯。前者是指两个或多个事件在同⼀时刻发⽣，后者是指两个或多个事件在同⼀时间段发⽣。也就是说，在同⼀时刻或者同⼀时间段内完成两种或两种以上性质相同或者不同的功能，只要在时间上互相重叠，就存在并⾏性。
4.进位链：传递进位的逻辑电路
5.间接寻址：通过访存（若是多次间址还需多次访存）得到有效地址
6.微程序控制：采⽤与存储程序类似的⽅法来解决微操作命令序列的形成，将⼀条机器指令编写成⼀个微程序，每⼀个微程序包含若⼲条微指令，每⼀条微指令包含⼀个或多个微操作命令
7.RISC：精简指令系统计算机，通过有限的指令条数简化处理器设计，以达到提⾼系统执⾏速度的⽬的
8.中断隐指令：在机器指令系统中没有的指令，是CPU在中断周期内由硬件⾃动完成的⼀条指令，功能包括保护断点，寻中断服务程序⼊⼝地址，关中断
9.周期挪⽤/周期窃取：DMA⽅式中由DMA接⼝向CPU申请占⽤总线，占⽤⼀个存取周期
10.单重分组跳跃进位：n位全加器分成若⼲⼩组，⼩组内进位同时产⽣，⼩组与⼩组间采⽤串⾏进位
11.双重分组跳跃进位：n位全加器分为若⼲⼤组，⼤组内⼜分成若⼲⼩组，⼤组中⼩组的最⾼进位同时产⽣，⼤组与⼤组间的进位串⾏传送
12.超标量：在每个时钟周期内同时并发多条独⽴指令，即以并⾏操作⽅式将两条或两条以上指令编译执⾏，在⼀个时钟周期内需要多个功能部件
13超流⽔线：将⼀些流⽔线寄存器插⼊到流⽔线段中，好⽐将流⽔线再分道，提⾼了原来流⽔线的速度，在⼀个时钟周期内⼀个功能部件被使⽤多次
14.⽔平型微指令：⼀次能定义并执⾏多个并⾏操作的微命令。从编码⽅式上来看，直接编码、字段直接编码、字段间接编码、直接编码和字段直接和间接混合编码都属于⽔平型微指令。（其中直接编码速度最快，字段编码需要译码，故速度受影响）
15机器指令：机器指令由0、1代码组成，能被机器直接识别。机器指令可由有序的微程序来解释。（微指令也是由0、1代码组成，也能被机器直接识别
16.机器字长：CPU⼀次能处理的数据位数，与CPU中寄存器位数有关
17.存储字长：存储器中⼀个存储单元(存储地址)所存储的⼆进制代码的位数，即存储器中的MDR的位数。
18.指令字长：计算机指令字的位数。
19.数据字长：计算机数据存储所占⽤的位数。
20.向量地址：存放中断服务程序⼊⼝地址的存储单元地址，中断⽅式由硬件产⽣向量地址，可由向量地址到⼊⼝地址
21.寻址⽅式：是指确定本条指令的数据地址，以及下⼀条将要执⾏的指令地址的⽅法
22.同步控制⽅式：任何⼀条指令或指令中任何⼀个微操作的执⾏，都由事先确定且有统⼀基准时标的时序信号所控制的⽅式，叫做同步控制⽅式
23.异步控制⽅式：异步控制不存在基准时标信号，微操作的时序是由专门的应答线路控制的，即控制器发出某个微操作控制信号后，等待执⾏部件完成该操作时所发回的“回答”或“终了”信号，再开始下⼀个微操作
24.直接编码：在微指令的操作控制字段中，每⼀位代表⼀个微命令。
25.硬件向量法：利⽤硬件产⽣向量地址，再由向量地址到中断服务程序的⼊⼝地址
26.多重中断：指CPU在处理中断的过程中，⼜出现了新的中断请求，此时若CPU暂停现⾏的中断处理，转去处理新的中断请
求，即多重中断
27.微操作命令：控制完成微操作的命令
28.微操作：由微操作命令控制实现的最基本操作
29.⾼速缓冲存储器/Cache：为了提⾼访存速度，在CPU和主存之间增设的⾼速存储器，对⽤户是透明的。只要将CPU最近期需⽤的信息从主存调⼊缓存，这样CPU每次只须访问缓存就可达到访问主存的⽬的，从⽽提⾼访存速度
30.流⽔线多发技术：为了提⾼流⽔线性能，设法在⼀个时钟周期内产⽣更多条指令的结果
31.总线判优：当总线上各个主设备同时要求占⽤总线时，通过总线控制器，按⼀定的优先等级顺序确定某个主设备可以占⽤总线
32.总线：连接多个部件（模块）的信息传输线，是各部件共享的传输介质
33.指令流⽔：改变各条指令按顺序串⾏执⾏的规则，使机器在执⾏上⼀条指令的同时，取出下⼀条指令，即上⼀条指令的执⾏周期和下⼀条指令的取指周期同时进⾏
34. 算术溢出：是指计算机进⾏算术运算产⽣的结果超出机器所能表⽰的范围。溢出有上溢和下溢之分，从正⽅向超过了数的表⽰范围，称为上溢；从负⽅向超过了数的表⽰范围，则称为下溢。⼀般来说，计算机对于浮点数的下溢，则⾃动当作“0”来处理，不输出错误信息；⽽产⽣的上溢，计算机则产⽣“溢出中断”，并输出溢出的错误信息，甚⾄停⽌程序的运⾏35.存取时间和存取周期：存储器进⾏⼀次“读”或“写”操作所需的时间称为存储器的访问时间（或读写时间），⽽连续启动两次独⽴
的“读”或“写”操作（如连续的两次“读”操作）所需的最短时间，称为存取周期（或存储周期）。存取周期=存取时间+恢复时间
36.存储单元：可存放⼀个机器字并具有特定存储地址的存储单位
37.主存：计算机中存放正在运⾏的程序和数据的存储器，为计算机的主要⼯作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成
38.存储元件：存储⼀位⼆进制信息的⽆理元件，是存储器中最⼩的存储单位，⼜叫存储基元或存储元，不能单独存取
39.存储字：⼀个存储单元所存放⼆进制代码的逻辑单位
40.指令系统：包括数据表⽰、寻址⽅式和指令集
41.中断：指计算机在执⾏程序的过程中，出现某种⾮预期紧急事件，引起CPU暂停先⾏程序的执⾏，转去处理此事件，处理完⼜返回现⾏程序执⾏的过程
同步通信和异步通信主要区别
42.微地址：指微指令在控存中的储存位置
43.IO接⼝：CPU与IO设备之间的连接部件
44.IO端⼝：IO接⼝中的各种寄存器
⼆、简答
1.什么是系统总线，系统总线⼜分⼏类，它们各有何作⽤，单向的还是双向的？
系统总线是指CPU、主存、IO各⼤部件之间的信息传输线；
按系统传输信息的不同分为数据总线、地址总线、控制总线；
地址总线是⽤来指出数据地址的，单向的；数据总线是⽤来传输各功能部件间的数据信息的，双向的；控制总线是⽤来发出控制信号的，双向的。
2.什么是刷新，DRAM为什么要刷新，刷新⽅式有哪些？
刷新是对DRAM定期进⾏的全部重写过程；
原因是由于使⽤的动态原件电容因电容泄露引起的DRAM所存信息的衰减需要及时补充，为了避免源信息消失，因此安排定期刷新操作；
刷新⽅法：集中式、分散式、异步式
3.IO编址⽅式有哪些？简述其特点
IO与内存统⼀编址和独⽴编址
统⼀编址：IO地址采⽤与主存单元地址完全⼀样的格式，设备与主存占⽤同⼀个地址空间，CPU可像访问主存⼀样访问IO设备，不需要安排专门的IO指令。
独⽴编址：机器为IO设备专门安排⼀套完全不同于主存地址格式的地址编码，此时IO 地址和主存地址是两个独⽴空间，CPU 需要专门的IO指令来访问IO地址空间。
4.什么是存储器带宽，提⾼访存速度措施有哪些？
存储器带宽：每秒从存储器进出信息的最⼤数量（单位字/秒字节/秒位/秒）
措施：①采⽤⾼速的存储元器件，⽐如双端⼝存储器，相联存储器；②加⾼速缓冲存储器Cache；③调整主存结构，⽐如采⽤单体多字系统、多体并⾏系统
5.什么是DMA⽅式？DMA接⼝应具备哪些功能？
DMA：DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，⽽直接在内存和IO设备之间进⾏，是⼀种完全由硬件执⾏的IO交换⽅式。
DMA接⼝功能：①对总线的控制能⼒，包括向CPU提出总线请求、发出DMA控制信号、释放总线等；②提供交换数据的地址，包括源地址和⽬的地址；③控制数据块的长度；
④中断请求功能
6.CPU响应中断的条件是什么？响应中断后要⾃动完成什么操作？
条件：CPU内允许中断触发器EINT为1
操作：①保护断点，断点⼊栈；②寻中断服务程序⼊⼝地址（硬件向量法、软件查询法）；③关中断，EINT置0
6.影响流⽔线性能主要因素是什么？采⽤什么解决办法？
两个因素：①访存冲突②相关问题（控制相关、数据相关）
解决办法：针对访存冲突：分设指令Cache和数据Cache；采⽤指令预取技术，CPU内设置指令队列；针对相关问题：控制相关采⽤优化编译等软措施，数据相关采⽤旁路技术等
7.微程序控制器中微指令的地址有⼏种形成⽅式？
①由微指令的下地址字段给出；
②根据机器指令的操作码形成
③增量计数器法
④根据各种标志决定微指令分⽀转移的地址
⑤通过测试⽹络形成
⑥由硬件产⽣微程序⼊⼝地址
8.机器主频是什么？主频和机器周期什么关系？
机器时钟信号的频率即为机器主频，主频的倒数称作时钟周期，机器周期包含若⼲个时钟周期
9.什么是指令周期、机器周期、时钟周期？三者有什么关系？
指令周期：CPU取出并执⾏⼀条指令所需的全部时间，即完成⼀条指令的时间
机器周期：所有指令执⾏过程中的⼀个基准时间，通常以存取周期作为机器周期
时钟周期：机器主频的倒数，也称为节拍，是控制计算机操作的最⼩单位时间
⼀个指令周期包含若⼲个机器周期，⼀个机器周期⼜包含若⼲个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等
10.完整的总线传输周期包括哪⼏个阶段？简述每个阶段的⼯作。
①申请分配阶段：由需要使⽤总线的主模块或主设备提出申请，经总线仲裁机构决定下⼀传输周期的总线使⽤权授予某⼀申请者；
②寻址阶段：取得总线使⽤权的主模块，通过总线发出本次打算访问的从模块或从设备
的存储地址或设备地址及其有关命令，启动参与本次传输的从模块
③传输阶段：主模块和从模块进⾏数据交换，数据由原模块发出经数据总线流⼊⽬的模块
④结束阶段：主模块的有关信息均从系统总线上撤出，让出总线使⽤权
11.从计算机各个⼦系统⾓度分析，提⾼整机速度的措施有什么？
针对存储器：⾼速存储芯⽚、Cache、多体并⾏系统；
针对控制器：指令流⽔、超标量设计
针对运算器：改进运算⽅法，如快速进位链、两位乘
针对IO系统：DMA技术
12.总线通信控制有⼏种⽅式，简要说明各⾃特点
同步通信：通信双⽅由统⼀时标控制数据传送
异步通信：采⽤应答⽅式通信
半同步通信：统⼀时钟，可插⼊等待信号
分离式通信：都是主设备，充分发挥总线的有效占⽤
13.程序中断五个阶段是什么？
中断请求、中断判优、中断响应、中断服务、中断返回
14.常见集中式总线控制有哪⼏种？
链式查询（最敏感）、计数器定时查询、独⽴请求⽅式（最快）
15.CPU包括哪⼏个⼯作周期？每个⼯作周期有什么作⽤？
取指周期：取出指令
间址周期：取有效地址
执⾏周期：取操作数
中断周期：保存程序断点
16.能不能说机器主频越快，机器速度就越快？为什么？
不能
机器速度不仅与主频有关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含的时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度越快。
此外，机器速度还与很多因素有关，如主存速度，机器是否有Cache，总线的数据传输率，硬盘速度，机器是否采⽤流⽔技术等等。
17.程序查询⽅式和程序中断⽅式有何异同？
程序查询⽅式是⽤户在程序中安排⼀段输⼊输出程序，它由IO指令、测试指令和转移指令等组成。CPU
⼀旦启动IO后，就进⼊这段程序，时刻查询IO准备的情况。若未准备就绪就踏步等待；若准备就绪就实现传送。在输⼊输出全部过程中，CPU停⽌⾃⾝的操作。
程序中断⽅式也要⽤程序实现外部设备的输⼊输出，但它只是以中断服务程序的形式插⼊到⽤户现⾏程序中。即CPU启动IO 后，继续⾃⾝的⼯作，不必查询IO状态。⽽IO被启动后，便进⼊⾃⾝的准备阶段，当其准备就绪时，向CPU提出中断请求，此时若满⾜条件，COU暂停现⾏程序，转⼊该设备的中断服务程序，在服务程序中实现数据传送。
18.同步通讯和异步通讯主要区别是什么？双⽅如何进⾏联络？
主要区别是前者有公共时钟，总线上所有设备按照统⼀的时序，统⼀的传输周期进⾏信息传输，通讯双⽅按照约定好的时序联
络。后者没有公共时钟，没有固定的传输周期，采⽤应答⽅式通信，具体联络⽅式有不互锁（⽆制约）、半互锁（简单制约）和全互锁（完全制约、可靠性最⾼）三种。
19.为什么外围设备要通过接⼝与CPU相连？接⼝有何功能？基本组成有什么？
①⼀台机器通常配备多台外设，他们各⾃有其设备号（地址），通过接⼝可实现对设备的选择
②IO设备种类繁多，速度不⼀，与CPU速度相差可能很⼤，通过接⼝可实现数据缓冲，达到速度匹配
③IO设备可能串⾏传送数据，⽽CPU⼀般并⾏传送，通过接⼝可实现数据串并格式转换
④CPU启动IO设备⼯作，要向外设发各种控制信号，通过接⼝可实现传送控制命令
⑤IO设备的出⼊电平可能与CPU的出⼊电平不同，通过接⼝可实现电平转换
⑥IO设备需将其⼯作状况（忙、就绪、错误、中断请求等）及时报告CPU，通过接⼝可监视设备的⼯作状态，并保存状态信息，供CPU查询
归纳得接⼝功能：选址、传送命令、反映设备状态、传送数据（缓冲、数据格式转换、电平转换）
基本组成：数据缓冲寄存器DBR、设备选择电路、设备状态标记、命令寄存器和命令译码器、控制逻辑电路
20.DMA接⼝由哪些部件组成？在数据交换过程中它完成哪些功能？
组成：数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构、DMA 控制逻辑
DMA接⼝功能：①向CPU提出总线请求信号②接管总线控制③向存储器发地址并能⾃动修改地址指针④向存储器发读写信号进⾏数据传送⑤修改字计数器判断DMA传送是否结束⑥发DMA结束信号，申请程序中断
21.在DMA⽅式中，CPU与DMA接⼝分时使⽤主存有⼏种⽅法？
①停⽌CPU访问主存：DMA在传送⼀批数据时，独占主存，CPU放弃总线使⽤权。在⼀批数据传送完毕后，DMA接⼝才把总线得控制权交回给CPU。显然，这种⽅法在DMA传送过程中，CPU基本处于不⼯作状态或保持原状态
②周期挪⽤：这种⽅法CPU按程序的要求访问主存，⼀旦IO设备有DMA请求，IO设备挪⽤⼀个存取周期。此时CPU可完成⾃⾝操作，但要停⽌访存。这种⽅式既实现了IO传送，⼜较好地发挥了主存与CPU的效率，是⼀种⼴泛采⽤的⽅法
③CPU与DMA交替访存：这种⽅法适合于CPU的⼯作周期⽐主存的存取周期长的情况。如CPU的⼯作周期⼤于主存周期的两倍，则每个CPU周期的上半周期专供DMA接⼝访存，下半周期专供CPU访存。这种交替访存⽅式可使DMA传送和CPU⼯作效率最⾼，但相应硬件逻辑更复杂
22.程序中断与DMA异同点？
①从数据传送看，程序中断⽅式主要靠程序传送，DMA⽅式靠硬件传送
②从CPU响应时间看，程序中断⽅式在⼀条指令执⾏周期结束时相应⽽DMA⽅式在存取周期结束时CPU才能相应
③程序中断⽅式有处理异常事件的能⼒，DMA⽅式没有
④程序中断⽅式需要中断现⾏程序保护现场，DMA⽅式不⽤
⑤DMA⽅式优先级⽐程序终端⾼
23.CPU各个标志位含义
(1) 6个状态标志位的功能分别叙述如下：
CF(Carry Flag)——进位标志位。当执⾏⼀个加法(或减法)运算，使最⾼位产⽣进位(或借位)时，CF为1；否则为0。
PF(Parity Flag)——奇偶标志位。该标志位反映运算结果中1的个数是偶数还是奇数。当指令执⾏结果的低8位中含有偶数个1时，PF=1；否则PF=0。
AF(Auxiliary carry Flag)——辅助进位标志位。当执⾏⼀个加法(或减法)运算，使结果的低4位向⾼4位有进位(或借位)
时，AF=1；否则AF=0。
ZF(Zero Flag)——零标志位。若当前的运算结果为零，ZF=1；否则ZF=0。
SF(Sign Flag)——符号标志位。它和运算结果的最⾼位相同。