AD976 16-Bit BicMOS 模/数转换器
特性：
■ 快速16-Bit ADC
■ 转换速率：200kSPS-AD976A,
            100kSPS-AD976,
■ +5V单电源工作
■ 输入范围：±10V
■ 低功耗：≦100mW
■ 可采用外部或内部2.5V基准
■ 高速并行接口
■ 片上时钟
■
图1 芯片功能框图
28线 DIP, SSOP or SOIC封装
绝对极限参数1
模拟输入
Vin：±25V
CAP:+ VANA+0.3V to AGND2 -0.3V
接地电压误差
DGND,AGND1,AGND2 ±0.3V
电源电压
+ VANA :7V
VDIG to VANA ±7V
VDIG :7V
数字输入: -0.3V to VDIG+0.3V
芯片功耗：
PDIP(N),SOIC(R),SSOP(RS) 700mW
结温：+150℃
存储温度：（N,R,RS）-65℃- +150℃
引线温度范围：（焊接10秒）+300℃
图2 DIP,SOIC和SSOP封装引脚配置

AD976/AD976A 管脚功能描述
引脚编号
助记符
描述
1
VIN
模拟输入。在VIN和模拟信号源之间连接电阻200Ω，满量程电压：±10 V
2
AGND1
模拟地。用作基准源REF引脚接地参考点。
3
REF
基准源输入/输出。该引脚内部+2.5V基准是有效的。也可选择外部基准源，当选择外部基准时就会覆盖内部基准。不管那种情况，都需要在REF和AGND1之间连接2.2UF的坦电容。
4
CAP
基准源缓冲输出。在CAP和AGND2N之间需要连接2.2UF的坦电容。
5
AGND2
模拟地。
6
D15 (MSB)
数据 Bit 15。A/D转换结果的最高位表征。当为高或R/为低时，呈现高阻状态。
7-13
D14-D8
数据 Bit 14-8。当为高或R/为低时，呈现高阻状态。
14
DGND
数字地。
15-21
D7-D1
数据 Bit 7-1。当为高或R/为低时，呈现高阻状态。
22
D0(LSB)
数据 Bit 0。A/D转换结果的最低位表征。当为高或R/为低时，呈现高阻状态。
23
BYTE
字节选择。当BYTE为低，数据输出引脚6（D15）是MSB,引脚22（D0）为LSB。当BYTE为高，高8为和低8为将被切换，D15-D8输出到引脚15-22和D7-D0输出到引脚6-13。
24
R/
读数/转换输入。当为低，R/下降沿开始采样转换；上升沿数据输出。
25
芯片选择输入。内部和R/或，当R/低，下降沿开始转换。当R/高，下降沿将输出数据。当为高时，数据输出位为高阻状态。
26
忙输出。该引脚在转换开始和转换期间输出一直为低，直到转换完成和数据锁存到输出寄存器为止。当为低R/高时，上升沿数据有效。上升沿用于锁存输出数据。
27
VANA
模拟供电电源。一般为+5V。
28
VDIG
数字电路供电电源。一般为+5V。
技术参数定义
积分非线性误差（INL）
线性误差是指从“负满量程”到“正满量程”这条直线上每个代码的偏差。在第一码过渡之前的点是负满量程的1/2LSB。正满量程定义一级1/2LSB，它超过最后一个码的过渡。偏差是测量这条真实直线上的每个特定代码来的。
微分非线性误差（DNL）
在理想的ADC中，每一个LSB码是分开的。微分非线性是这个理想值的最大误差。是保证在没有误码的情况下，通常为分辨率的关系。
±满量程误差
末尾码+1转换（从011…10到011…11）将出现一个低于满量程的1/2LSB的模拟电压（对于±10V范围是9.9995422V）。满量程误差是理想值最后的偏差的实际水平转换。
双极性0点误差
双极性0点误差是理想的中间量程输入电压（0V）和中间输出码所转换的实际电压之间的差异。
输入带宽
输入带宽是满量程输入电压下降3dB的区域的输出幅值重建的基本的频率。
全功率带宽
全功率带宽定义为满量程输入频率信号（噪声+失真）下降60BdB,具有10Bit精度。
窗口抖动
窗口抖动是对于显示在输入A/D上的噪声成功采样的窗口变化。
瞬态响应
在输入电压步进到满量程后，AD976/AD976A要达到额定精度要需要一定的时间。
过电压恢复
在模拟输入信号电压是满量程的150%降低到满量程的50%后，ADC恢复到满精度是需要一定的时间。
信号到噪声失真比（S/[N+D]）
S/[N+D] 是测量ADC输出的信号到噪声失真比的一个指标。基波信号是有效值级。噪声失真是除DC以外的所有非基波信号的谐波半采样的有效值之和。S/[N+D]取决于量化水平的数量。对于正弦波输入信号的理论S/[N+D]是可以采用下式计算：
S/(N+D) = (6.02N + 1.76) dB。。。。。。。。。。。N是Bit的数
因此，对于理想的16Bit转换器，S/(N+D) = 98 dB。
该芯片采用低噪声、低失真正玄波信号加到Vin引脚，以200kHZ转换速率采样。通过快速的傅立叶转换（FET）产生绘图，就能获得信号到噪声失真比（S/[N+D]）数据。图10指示输入信号45kHZ采样速率200kHZ典型的2048点数据的FET。这条曲线所获得的S/(N+D)为86.23dB。
由于测量S /(N + D)小于理论值，可以获得一定程度的性能表现在有效数字位（ENOB）。
ENOB = ((S/(N+D) (R)C 1.76) / 6.02
对于输入信号45kHz,典型有效数字位（ENOB）是14位。
总谐波失真(THD)
THD失真率是所有谐波有效值之和到基波有效值的比值。对于AD976/AD976A的THD定义为：
V1是基波的有效值幅值，V2—V6是二次到6次谐波的有效值幅值。这也是ADC输出频谱获得的FET绘图的THD，指示在图10 为-105.33dB。
无杂散动态范围(SPFD)
无杂散动态范围的定义是不同的，用dB表示，以ADC输出频谱（除DC以外Fs/2以上）和基波有效值之间的寄生谐波分量的波峰。通常，这个技术参数在频谱中决定最大动态范围。AD976/AD976A的典型SPFD是-100dB， 如图10所示。
功能描述
AD976 / AD976A是高速，低功耗，16-bit采样模数转换器，采用+5V单电源供电。AD976 / AD976A采用激光修正比例输入电阻提供±10V输入范围的工业标准。具有吞吐速率为200 ksps和并行接口，AD976 / AD976A可以直接连接到微处理器进行数据处理。
AD976 / AD976A对模拟输入电压采用连续逼近技术。该器件使用电容阵列充电分布技术，代替传统的激光修正阶梯电阻。把输入采样进行二进制加权电容网络细分后执行真实的模数转换。器件由于温度感应引起电阻值不匹配，采用电容阵列就能消除线性的变化。由于芯片上有电容阵列，对执行采样/保持功能就不需要附加外部电路。
制造厂首先消除在电容匹配上的误差。以方波为准采用共同的校准系数计算电容器不匹配和存储在芯片上的薄膜电阻ROM中，转换发生后，芯片从ROM中读取校准系数。然后使用系数来调整和改善转换准确性。任何初始偏移误差的减少也在制造工厂校准。AD976 / AD976A通过添加片上参考源提供了一个完整的16位A/D的解决方案。
转换控制
AD976 / AD976A用两个信号控制转换:R/和，如图3图4所示。启动转换和启动转换和置入采样/保持电路的状态, R/和的信号必须不少于50 ns。一旦转换过程开始, 忙信号将变低直到转换完成。转换结束后, 忙将返回高,结果得到的有效数据输出到数据总线。在第一次转换AD976 / AD976A 被驱动后,输出将是中文翻译英文转换器不确定的数据。
  AD976 / AD976A展现两种模式的转换。模式1显示在图3中，转换时间控制用R/下降沿信号，至少50 ns宽。在这种模式下总是低，唯一限制的是R/信号所需的采样率信号低电平保持多长时间。少于83 ns启动转换后的忙信号将低，直到转换完成并输出移位寄存器进行了更新新的两个二进制补充数据。
　图4展示了AD976 / AD976A模式2转换时序，使用来控制转换过程和读取输出数据。在这种模式下，R/信号在的下降沿脉冲(50 ns宽)来之前下降沿不少于10个ns应用于ADC。一旦这两个脉冲应用,忙将变低,并保持低电平,直到转换完成。最多4 uS后(仅AD976A)，忙将再次返回高,并将有效的并行数据在ADC上输出。在达到最大100kHZ/ 200kHZ吞吐率的情况下，R/和的负脉冲控制信号应采用每5 us(AD976A)。也应该指出,尽管所有的R/和命令将忽略曾经开始一次转换，这些输入确定在一次转换，即。,在转换期间可以执行一次读数。这些输入的电压瞬变可能加到模拟电路和影响转换结果。
图4使用控制A/D转换和读数时序
图3 （保持低）A/D转换后输出使能的转换器时序
无论何种方法控制转换器，在为低大约3.7μs（仅AD976A）期间，从“n-1”转换输出数据将有效，忙之前50ns（t10）报高的时间中，输出数据从“n”开始转换到转换完成将有效的。然而，建议读取数据要在忙转高后立即进行，因为这个时机更清楚地定义转换数据并提供最佳性能。图5指示了BYTE引脚的功能和显示了只有当R/为高和为低，如何输出有效两个补充二进制数据格式。BYTE引脚使总线上的输出数据，对于读数来说，在引脚6-13和引脚15-22能够读取全并行输出数据或两个8位字节数据。