《数字逻辑》在线作业二-0002
试卷总分:100    得分:0
一、 单选题 (共 40 道试题，共 100 分)
1.N进制计数器可以实现N分频
A.正确
B.错误
2.计数器的模是指对输入的计数脉冲的个数。
A.正确
B.错误
3.N个触发器可以构成能寄存（）位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
4.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
A.正确
B.错误
5.计数器的模是指对输入的计数脉冲的个数
A.正确
B.错误
6.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器
A.正确
B.错误
7.把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器
A.4
B.5
C.9
D.20
8.可重复进行编程的可编程器件有（）
A.PAL
B.ISP-PLD
C.PROM
D.B和C
9.寄存器要存放n位二进制数码时，需要2^n个触发器
A.正确
B.错误
10.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
A.正确
B.错误
11.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。
A.正确
B.错误
12.在同步时序电路的设计中，若最简状态表中的状态数为2^N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。
A.正确
B.错误
13.PLD开发系统不需要有（）
A.移动手机
B.编程器
在线二进制转换C.开发软件
D.操作系统
14.一位8421BCD码计数器至少需要（）个触发器
A.3
B.4
C.5
D.10
15.74LS194是单向移位寄存器
A.正确
B.错误
16.当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于（）
A.组合逻辑电路
B.时序逻辑电路
C.存储器
D.数模转换器
17.D触发器的特征方程Q^(n+1)=D，而与Q^n无关，所以，D触发器不是时序电路。
A.正确
B.错误
18.N个触发器可以构成最大计数长度（进制数）为（）的计数器。
A.N
B.2N
C.N^2
D.2^N
19.计数器的模是指构成计数器的触发器的个数
A.正确
B.错误
20.同步计数器和异步计数器比较，同步计数器的显著优点是（）
A.工作速度高
B.触发器利用率高
C.电路简单不受时钟CP控制
21.
A.A
B.B
C.C
D.D
22.
A.A
B.B
C.C
D.D
23.当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）
A.触发器
B.晶体管
C.MOS管
D.电容
24.3位二进制计数器可以构成模值为9的计数器。
A.正确
B.错误
25.环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新
A.正确
B.错误
26.下列逻辑电路中为时序逻辑电路的是（）
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
27.某移位寄存器的时钟脉
冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
A.10us
B.80us
C.100us
D.800ms
28.用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器
A.2
B.6
C.7
D.8
29.在各种寄存器中，存放N位二进制数码需要()个触发器
A.0
B.1
C.N
D.N+1
30.下列功能的触发器中， 不能构成移位寄存器（）
A.SR 触发器
B.JK 触发器
C.D 触发器
D.T 和 T＇触发器
31.时序电路不含有记忆功能的器件
A.正确
B.错误
32.寄存器是组合逻辑器件
A.正确
B.错误
33.时序电路不含有记忆功能的器件。
A.正确
B.错误
34.8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中
A.1
B.2
C.4
D.8
35.实验中用的功能较强的74LS194是（）
A.右移寄存器
B.左移寄存器
C.双向移位寄存器
D.数码寄存器
36.在同步计数器中，各触发器的CP输入端应接统一的时钟脉冲
A.正确
B.错误
37.用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器
A.2
B.6
C.7
D.8
38.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器
A.正确
B.错误
39.环形计数器如果不作自启动修改，则总有孤立状态存在。
A.正确
B.错误
40.穆尔型时序逻辑电路的输出是（）
A.只与输入有关
B.只与电路当前状态有关
C.与输入和电路当前状态均有关
D.与输入和电路当前状态均无关