嵌入式系统课程复习提要
Chapter 1
1、Keil MDK开发步骤
2、嵌入式处理器结构: 哈佛结构Vs冯.诺依曼结构（普林斯顿结构）。STM32（Cortex-M3内核）系列处理器结构
哈佛结构: 将程序指令和数据分开储存结构; 存放器地址独立编址、 独立访问; 四总线制提升吞吐率（程序、 数据分别有相对独立数据和地址总线）; 取值与实施能力并行。
冯.诺依曼结构: 指令存放器与数据存放器一体化设计; 指令地址和数据地址统一编制; 高速运算时, 存放传输通道有瓶颈。
•STM32系列处理器采取哈佛结构, 数据与程序相互独立;
3、信息存放中大端模式, 小端模式。ARM处理器支持哪种模式？
大端储存: 低地址储存字数据高字节。
小端储存: 低地址储存字数据低字节。
arm处理器支持这两种储存模式。
4、ARM嵌入式芯片流水线(Pipeline)技术。
流水线(Pipeline)技术: 若干个指令能够并行实施
提升了CPU运行效率
内部信息流要求通畅流动
ARM7 系列使用3级流水线
5、在CM3处理器共包含了哪些寄存器组？3个特殊寄存器分别是什么？状态寄存器是哪2个, 各位用途是什么？
在CM3处理器共包含了R0-R15寄存器组。寄存器R13常作为堆栈指针（SP）, R14为链接寄存器（LR）, R15为程序计数器（PC）。
目前途序状态寄存器CPSR, 程序状态备份寄存器SPSR。
各位含义和作用请见讲义或教材。
6、STM32F103XX系统开启模式 ？多种开启模式进入条件是什么？BOOTLOAD属于哪种开启模式？
BOOT1电平 | BOOT0电平 | 系统开启模式 |
BOOT1=x | BOOT0=0 | 从用户闪存开启, 正常工作模式。 |
BOOT1=0 | BOOT0=1 | 从系统存放器开启, 这种模式开启程序功效由厂家设置。 |
BOOT1=1 | BOOT0=1 | 从内置SRAM开启, 这种模式能够用于调试。 |
BOOTLOAD属于系统存放器开启模式:
BOOT1=0 | BOOT0=1 |
7、ARM内核提供了哪3种低功耗模式？
休眠模式、 停止模式和待机模式。
Chapter 2 ARM指令系统
1、协处理器指令、 异常中止产生指令不考。
2、
>ARM寻址方法:
1-立刻寻址
操作数本身就在指令中给出, 只要取出指令也就取到了操作数;
2 -寄存器寻址
利用寄存器中数值作为操作数, 这种寻址方法是各类微处理器常常采取一个方法, 也是一个实施效率较高寻址方法;
3 -寄存器间接寻址
以寄存器中值作为操作数地址, 而操作数本身存放在存放器;
4 -基址寻址
将寄存器（该寄存器通常称作基址寄存器）内容与指令中给出地址偏移量相加;
5 -相对寻址
以程序计数器PC目前值为基地址, 指令中地址标号作为偏移量;
6 -多寄存器寻址
一条指令能够完成多个寄存器值传送, 最多传送16个通用寄存器值;
7 -堆栈寻址
ARM处理器基础指令（课件中举例）。
>基础指令集:
1-跳转指令
2-数据处理指令（数据传送指令、 算术逻辑运算指令和比较指令）
3-乘法指令与乘加指令
4-程序状态寄存器访问指令
5-加载/存放指令
6-数据交换指令
7-移位指令
8-协处理器指令
9-异常产生指令
3、考点: 关键放在作业包含知识。
Chapter 3
1、STM32F103XX系列处理器总体结构框图
STM32F103XX系列处理器总体结构如上图所表示。内部总线和两条APB总线将片上系统和外部设备资源紧密连接起来, 其中内部总线是主系统总线, 连接了CPU、 存放器和系统时钟信号等。APB1总线连接高速外设, APB2总线连接系统外设和中止控制。
在STM32F103XX系列处理器中, 通用数字输入输出IO端口最多包含了PA、 PB、 PC、 PD、 PE、 PF和PG这7个16bit端口。其她外设接口引脚都是经过与数字IO端口引脚功效复用实现。在表3.2中A、 F即表示功效复用引脚。
2、STM32F103XX片上FLASH程序存放器编程方法。
对FLASH存放器编程能够经过以下多个方法来实现: （1）经过内置串行JTAG接口; （2）经过在系统编程ISP（In System Programming）, 即USART0通讯接口; （3）经过应用编程IAP（In Application Programming）。
3、STM32F103XX片内静态RAM可访问数据位数类型？
SRAM能够分别支持8bit、 16bit和32bit数据访问。
4、STM32处理器中存放系统中大/小端配置?
ARM处理器中大端模式和小端模式是字节寻址存放器存放两种方法, 依据最低有效字节与相邻较高有效字节相比是存放在较低地址还是最高地址来区分。
在小端存放方法是将较低字节存放在较低地址, 而大端方法则是将较低字节存放在较高地址。
比如, 当0x5A1574C5存放在1000H单元, 按大端模式存放, 1000H单元内容是多少？按小端模式存放, 1000H单元内容是多少？
5、STM32位带操作
见讲义或教材
6、STM32中止屏蔽寄存器能够屏蔽哪些异常和中止？其端口作为外部中止线使用时, 对应引脚怎样配置？
STM32中止屏蔽寄存器能够屏蔽除了NMI外全部异常和中止, 必需配置成输入模式。
7、第三章习题。
Chapter 4 STM32F103XX程序设计
1、除宏定义外全部内容。
2、第四章习题
Chapter 5 STM32F103XX功效模块（1）
1、GPIO接口模块。
STM32处理器最多有7个16位并行 I/O端口
2、端口配置低寄存器(GPIOx_CRL) 、 端口配置高寄存器(GPIOx_CRH)、 32位置位/复位寄存器 (GPIOx_BSRR)和16位复位寄存器(GPIOx_BRR)、 两个32位数据寄存器（GPIOx_IDR, GPIOx_ODR) (GPIOx_IDR) (x=A..G)、 32位锁定寄存器(GPIOx_LCKR)设置和使用。
3、GPIO试验、 尤其是讲义中试验原理和关键代码分析
4、ADC模数转换模块特征
在ARM处理器STM32F103VB中, 系统内部集成了2个内部12bit模拟数字转换器ADC, us级转换速度, 可实现单次模数转换或扫描模数转换, 可同时对多个模拟量进行快速采集。STM32F103VB处理器支持了2个ADC模块并共用16个模拟信号输入通道。
5、Cortex-M3内核定义了哪2类优先级？NVIC支持优先级分组方法是什么？
抢先（占）式优先级
子优先级（又称为响应优先级、 副优先级或亚优先级）
NVIC支持优先级分组经过设定应用中止和复位控制寄存器中PRIGROUP 字段, 能够将PRI_N 字段分成两部分: 抢占优先级和子优先级。Cortex – M3支持硬件中止嵌套, 经过分抢占式优先级和子优先级, 采取使用规则关键为:
抢占优先级高等级中止能够打断低等级;
同一等级抢占优先级同时发生时, 子优先级高先发生中止;
若是抢占优先级和子优先级相同, 则按硬件排列次序发生;
若是有一个子优先级正在实施中止, 同一等级其它子优先级发生时, 则先挂起, 等此中止实施完再实施响应操作。
6、简单叙述STM32外围设备中止优先级设置思绪。
STM32中止优先级都是针对“中止通道”。当该中止通道优先级确定后, 也就确定了该外围设备中止优先级, 而且该设备所能产生全部类型中止, 都享受相同通道中止优先级。至于该设备本身产生多个中止实施次序, 则取决于用户中止服务程序。
7、高级控制订时器TIM1结构特点是什么？
高级控制订时器TIM1是由一个自动重载16位计数器组成, 它由可编程预分频器驱动。该定时器可用于多个场所, 包含测量输入信号脉冲宽度（输入捕捉）, 产生输出波形（输出比较, PWM, 嵌入式“死区时间”互补PWM等）。
使用定时器预分频器和RCC时钟控制预分频器, 能够实现脉冲宽度和波形周期从多个微秒到多个毫秒调整。
高级控制订时器TIM1和通用控制订时器TIMx是完全独立, 它们不共享任何资源, 所以能够同时操作。
发表评论